SVM bietet eine vielzahl von wafer pattern lösungen für die halbleiter-und MEMS-Industrie an. Standard test sind für CMP, Etch, Sterile, Medizin- und geräte herstellungs märkte erhältlich. Zusätzlich zu unseren standard patterns angeboten, akzeptiert SVM wafer pattern projekte die auf dem design des end-nutzers basiert sind, mit einer option den technischen CAD und die masken fabrikation anzubieten.

  • Materialien: Silizium, Glass
  • Wafer Durchmesser: 50mm bis zu 300mm
  • Lithographie Extras: Scanner, Stepper, Lage/ contact aligner, E-Beam
  • Technologie Knoten: 65nm, 90nm, 130nm, 180nm, 250nm und gröβer
  • Photoresist : 193nm, 248nm(DUV), I-Line
  • Ätzen: Naβ, RIE, DRIE
  • CMP: W, Cu, Al, Oxid, TEOS
  • Messtechnik: SEM, Querschnitt, E- Test usw..

Test Reticles:

  • TSV Scheiben
  • CMP Dishing und Erosion
  • Surface Trench Isolation (STI)
  • Damaszener and Dual Damaszene
  • Line /Space Arrays
  • Via Arrays
  • Verkettung
  • Speicher Pattern
  • E-überprüfbare Strukturen

Besondere Produkte:

Edel Metalle: Au, Pd, Ag, Pt
Dicke Photoresist

TSVKupfer100SiVia

SVM bietet Through Silica Via (TSV) Wafer mit einer durchkontaktierungs Tiefe von 100um und einen Durchmesser von 50um an.

Der Through Silica Via (TSV) ist geätzt mit einer hervorragenden Oberflächen Rauhigkeit von der Mitte der Wafer bis zum Rand der Wafer auf die Kerben abgestimmt.

Alle “Through Silica Vias” sind geätzt, entsprechend einem 10 zu 100um Via Etch Pattern Entwurf für eine 200mm Wafer.

Die elektroplattierte Kupfer Schicht ist 10,000 angstroms gefolgt bei 2um Cu Saat Schicht und einer 1000 angstroms Titanium Isolierung auf TEOS.

Cross Section

Si vias, bevor Cu Saat nach Cu Saat
Si vias, before Cu seed(1) aft_ Cu seed

Bitte kontaktieren sie SVM für weitere informationen oder um ihre aktuellen anforderungen zu besprechen.